加载中
2020年在Linux ubuntu18.04.4上安装hspice2010 for linux(资源整合贴)

国际惯例先放图: 首先为什么是2010版?因为eetop上面2010版本的信息最多: hd_why大佬的原版(可惜crack的Synopsys.src有问题):http://bbs.eetop.cn/thread-313905-1-1.html 基于hd_why的一...

2020/09/27 13:42
9K
verilog的formality总结

1.由于代码不规范的原因,某个信号的索引宽度和信号的实际宽度不匹配,formality会报错 Warning: Index may take values outside array bound, may cause simulation mismatch..(FMR_ELAB-1...

2020/09/28 10:16
4.3K
verilog的ICC总结

1.先icc_shell后在gui_start```启动icc的GUI。 2.对于ICC中的physical_lib文件用MobaXterm直接从服务器拷出到windows上,physical_lib文件中的SCC65NLL_HS_LVT_V1p1文件和SP65NLLD2_3P3V_V0...

2020/09/28 10:17
2.3K
verilog从RTL到仿真simulate和综合DC以及PT总结

1.5'd 28 = -4, 即verilog中的二进制数是有符号数,5'd范围是[-16, 15),从15加1变成-16。 2.对于IO pad的多位输入输出的书写:输入输出都要拆开才行。 PI PAD_PLAINTEXT_0(.PAD(pad_plaint...

2020/09/28 10:16
1.5K
关于vnc xfce、libfaketime、lsb、csh、库链接的设置

1.破解synopsys的软件用了两周,最终发现想修改时间确实太naive了,不论用多旧的SCL,它都会检测到时间的修改,提示Feature not Enable,最后不得已用了32位的10.9.3,2016的软件,给了个206...

没有更多内容

加载失败,请刷新页面

没有更多内容

返回顶部
顶部