加载中
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入

[结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xi...

今天 08:00
0
这样下载 Xilinx 文件,又快,又可靠

小编,小编,求救,赛灵思官网的文件下载不下来啊 啥情况啊? 好慢。而且总是失败。。。。 好吧,小编在这里给大家分享一个 业经验证 的小技巧吧 赛灵思出品,从来都是业经验证。 只是一种方...

昨天 08:00
17
vivado多时钟周期约束set_multicycle_path使用

Vivado下set_multicycle_path的使用说明 vivado下多周期路径约束(set_multicycle_path)的使用,set_multicycle_path一般在如下情况下使用,源时钟和目的时钟来自同一个MMCM、PLL等同一个I...

01/15 08:00
9
【Verilog我思我用】-向量部分选择

来源 Xilinx Vivado IP源代码。 代码 在《AXI_lite代码简解-AXI-Lite 源码分析》 中,查看AXI_lite的源代码之后有一个比较陌生的“面庞”,如下: for ( byte_index = 0; byte_index <= (C_S...

01/17 09:00
24
赛灵思7系列FPGA上电配置流程

一、FPGA配置引脚说明 1、CFGBVS 如果VCCO0连接至2.5V或3.3V,CFGBVS连接至VCCO0。 如果VCCO0连接至1.5V或1.8V,CFGBVS连接至GND。 建议bank0、bank14、bank15的VCCO电压一致,避免出现I/O T...

【Vivado那些事】创建不包含源文件的IP

有时候我们想参考官方的源码,但是有些IP怎么也找不到官方的源码,具体原因是什么呢? 下面从下面两种Vivado创建IP的流程看下具体的原因: 所谓“数字积木”,就是Vivado集成开发环境基于IP的...

01/10 09:00
0
黑金全部开发板资料(FPGA+ZYNQ)分享

黑金开发板 能找到的所有黑金开发板的资料,足够学习使用。 ALTERA CYCLONE 10 黑金开发板ZYNQ7020_2019 黑金zynq7015_2017 黑金zynq7010_2017 黑金xazu3eg 黑金ep4ce15 Xilinx A7 PDL22G Ki...

01/11 08:00
169
Vivado中jobs和threads的区别?选择多个jobs能加快实现速度么?

  在用Vivado对工程编译时,会弹出下面的对话框: 备注:虽然FPGA不能叫编译,但很多工程师为了方便起见,将综合+实现+生成bit文件的过程统称为编译了,这种说法大家理解就好。 很多工程师...

01/12 08:00
20
创建包含源文件的IP-带有参数

有时候我们想参考官方的源码,但是有些IP怎么也找不到官方的源码,具体原因是什么呢? 下面从下面两种Vivado创建IP的流程看下具体的原因。 整个系列文章分为以下几个内容: 所谓“数字积木”...

01/08 08:00
20
零基础入门FPGA,如何学习?

问:本人零基础,想学FPGA,求有经验的人说说,我应该从哪入手,应该看什么教程,应该用什么学习板和开发板,看什么书等,希望有经验的好心人能够给我一些引导。 如果想速成,那就上网看视频...

新年愿望是什么?先送大家一波开发软件

新的一年即将开启,你的新年愿望是什么呢? 我猜一定是FPGA数不尽的开发软件 ,不需要去官网注册下载还能找到自己需要的版本 开始吧 Vivado Vivado2016.4 链接:https://pan.baidu.com/s/1G1...

2020/12/30 22:21
33
电子版资料获取方式正确流程

在获取电子版资料的时候,看到很多大哥和小姐姐的无厘头操作,小编也是操碎了心。 本篇就来举例说明电子版资料获取方式,话不多说,上货。 有很多大侠有疑问,为什么我回复了,却没有对应资料...

2020/12/31 23:57
41
2020感谢有你,2021我们一路前行。新年福利免费来领,八种图书任你选!

一场“跨年寒潮”正在酝酿 准备蓄势待发 这股寒潮将自北向南横扫我国大部 带来“速冻式”降温和混合式雨雪 这将是今冬来影响我国的最强寒潮 所以暖冬活动开始了 这次联合了各大博主免费给大家...

2020/12/31 23:57
24
谈谈FPGA(入门)学习的两种方式

2020年已经过去,这一年出现在电子领域比较多的词汇就是【集成电路】/【IC】,随之而来的就是整个行业的爆发,与这个领域密切相关的FPGA领域也水涨船高,所谓有商机的地方就有商人出没,各类...

01/03 12:34
36
ZYNQ-迷恋ZYNQ-FPGA开发板资源分享

整理一下手上的米联板子的资源,除了一款K7和A7的FPGA板子大部分都是ZYNQ的,后期会有其他板卡资料陆续发送包括: 米联开发板 能找到的所有米联开发板的资料,足够学习使用。 MA701-100T MA7...

01/04 00:00
88
《RISC-V on T-Core》学习笔记

近几年来,在ARM和Intel所垄断的处理器架构格局中,一种新的免费开源指令集架构RISC-V突然声名鹊起,成为处理器领域的新秀。目前正值中美芯片之争,国内对RISC-V的关注度也很火热,前景被无限...

FPGA上如何求32个输入的最大值和次大值:分治

0. 题目  在FPGA上实现一个模块,求32个输入中的最大值和次大值,32个输入由一个时钟周期给出。(题目来自论坛,面试题,如果觉得不合适请留言删除) 从我个人的观点来看,这是一道很好的面...

一文读懂TCP/IP!

来自:掘金,作者:Ruheng 链接:https://juejin.im/post/6844903490595061767 一、TCP/IP模型 TCP/IP协议模型(Transmission Control Protocol/Internet Protocol),包含了一系列构成互联网...

2020/12/28 08:00
20
IC技术圈期刊 2020年第12期

IC技术圈期刊内容涵盖FPGA、前端、验证、后端、自动化、模拟、求职、管理等IC技术领域,欢迎阅读,欢迎投稿。 数字芯片工程师技能评估 #FPGA #数字芯片设计 分为6个维度,每个维度分为若干子...

2020/12/23 08:00
35
圣诞铃儿响叮当,好礼等你来拿!

圣诞快乐 感谢各位朋友这一年的陪伴与鼓励,碎碎首先祝大家圣诞节快乐,然后开启我们的福利之旅,计划从今天起到2021年1月中旬,陆续给大家送一些福利,今天先给大家送一些图书--《Vivado从此...

2020/12/24 23:59
7

没有更多内容

加载失败,请刷新页面

返回顶部
顶部