加载中
Verilog初级教程(22)赋值间延迟语句与赋值内延迟语句

👉前言 👉正文 👉赋值间延迟语句 👉赋值内延迟语句 👉往期回顾 👉参考资料及推荐关注 前言 Verilog延迟语句可以在赋值运算符的左侧或右侧指定延迟。 所谓的左侧就是: // Delay...

2020/08/09 10:31
33
FPGA/ASIC笔试面试题集锦(1)知识点高频复现练习题

写在前面 正文内容 简述ASIC设计流程,并列举出各部分用到的工具? 简述FPGA的开发流程? 名词解释 数制转换 什么是竞争和冒险?如何消除? 2分频描述 简述建立时间和保持时间,画图表示? ...

2020/06/11 00:00
140
FPGA基础知识极简教程(2)抛却软件思维去设计硬件电路

写在前面 正文 可综合以及不可综合的代码 每个软件程序员需要了解的有关硬件设计的内容 参考资料 交个朋友 写在前面 相关博文 [1] 个人博客首页 [2] 注:学习交流使用! 学过一门或多门软件语...

2020/06/10 01:58
0
Verilog设计实例(5)详解全类别加法器(二)

写在前面 正文 超前进位加法器 参考资料 交个朋友 Verilog设计实例(5)详解全类别加法器(二) 写在前面 Verilog设计实例(4)详解全类别加法器(一)[1] 个人博客首页[2] 注:学习交流使用...

谈谈跨时钟域传输问题(CDC)

前言 CDC(Clock Domain Conversion)问题,一直是IC前端设计,FPGA设计的热点问题,特别是在校招面试笔试时候,是问的最多的一个问题,我之前关于这个问题以及相关问题,写了一些总结,但比...

2019/10/02 00:00
147
FPGA/ASIC初学者应该学习Verilog还是VHDL?

Verilog以及VHDL区域热度对比 写在前面 正文 常识讨论 数据分析 写在最后 参考资料 交个朋友 写在前面 个人微信公众号:FPGA LAB 个人博客首页 [1] 正文 对于FPGA或者ASIC的初学者来说,选择...

2020/06/17 00:00
126
IC技术圈期刊 2020年 第06期 求职特刊

本期文章目录 如何选择offer #职场 点击阅读 陌上风骑驴看IC 简历如脸,你想让hr看到哪一面? #简历 #技巧 #准备 点击阅读 芯启示 有了这份面经,麻麻再也不用担心我找不到工作了! #笔试 #面...

amp
2020/06/16 08:00
302
半导体基础知识(4):无源,有源和机电组件

无源元件 有源元件 机电元件 结论 写在前面 半导体的基础知识,从掺杂半导体到二极管到晶体管,再到这篇实际组件,这个小系列只是供从宏观上回顾基础的半导体知识。本节原文:Passive, Acti...

2020/05/30 20:16
0
半导体基础知识(2):PN结二极管和二极管特性

pn结和半导体二极管 正向和反向偏置 二极管作为电路组件 结论 The pn Junction and the Semiconductor Diode Forward and Reverse Bias Diodes as Circuit Components Conclusion 写在前面 ...

2020/05/28 02:23
107
银行卡信息录入系统(一)之 宏定义的应用

目的: 设计一套代码,将结构体声明放在自定义头文件中,在主程序中实现对800到801个人的信息录入,并将最后一个录入的人员信息打印出来。人员信息包括卡主姓名、性别、卡号、身份证号、余额...

2017/10/22 19:08
37
关于栈的简单应用的小例子

栈是一种只允许在一端进行插入和删除操作的线性表。在栈中,进行操作的一端叫做栈顶,相应地,另一端称为栈底。 下面举一个简单的实例去理解对栈的操作:从键盘上输入一组数,然后按相反的顺...

2017/10/21 08:00
47
Verilog设计实例(8)按键防抖设计之软件防抖

写在前面 正文 背景介绍及回顾 单个按键 单按键的其他设计版本 多个按键 写在最后 参考资料 交个朋友 写在前面 个人微信公众号:FPGA LAB 个人博客首页 [1] 注:学习交流使用! 正文 背景介绍...

2020/06/20 00:04
31
Verilog设计实例(7)基于Verilog的数字电子钟设计

写在前面 正文 设计要求 设计思想 设计文件 仿真文件 参考资料 交个朋友 写在前面 前段时间,有几个小伙伴向我请教数字电子钟设计的问题,这个问题我在之前的BCD计数器以及数码管显示问题中已...

FPGA基础知识极简教程(3)从FIFO设计讲起之同步FIFO篇

写在前面 正文 FPGA/ASIC中的FIFO 同步FIFO的设计 参考资料 交个朋友 写在前面 个人博客首页 [1] 注:学习交流使用! 正文 FPGA/ASIC中的FIFO FIFO缓冲区如何用于传输数据和跨时钟域 缩写FIF...

2020/06/12 01:18
73
Verilog设计实例(2)一步一步实现一个多功能通用计数器

普通的二进制计数器 电路设计 行为仿真 普通的格雷码计数器 电路设计 行为仿真 LFSR 电路设计 行为仿真 多功能计数器 电路设计 行为仿真 生成语句实现方式 注意事项 写在前面 相关博文[1]博客...

2020/06/03 06:30
20
Verilog设计实例(1)线性反馈移位寄存器(LFSR)

原理 Verilog实现 仿真测试 代码提示 写在前面 相关博文[1]博客首页[2]注:学习交流使用! 正文 原理 线性反馈移位寄存器(LFSR)的英文全称为:Linear Feedback Shift Register。赛灵思公司...

2020/06/02 01:15
285
Verilog设计实例(4)详解全类别加法器(一)

写在前面 正文 半加器 全加器 纹波进位加法器 参考资料 交个朋友 写在前面 博客首页[1] 本文详细地总结了一系列的加法器,包括半加器、全加器、等波纹进位加法器,虽然FPGA设计工程师不会设计...

2020/06/06 00:00
0
FPGA设计心得(10)关于行为仿真的一点观点

👉前言 👉实践分析 👉推荐的仿真设计 👉总结 前言 提前给出一些观点: 仿真是为了仿真,所以不要设置极限情况,例如在时钟上升沿通过阻塞赋值给数据,应该避免这种情况; 各种不同的...

2020/08/20 23:57
38
IC技术圈期刊 2020年第09期

IC技术圈期刊内容涵盖FPGA、前端、验证、后端、自动化、模拟、求职、管理等IC技术领域,欢迎阅读,欢迎投稿。 【经验】一个FPGA工程师的成长之路 #FPGA 点击阅读 ZYNQ IEEE802.3 以太网接口整...

2020/09/20 15:06
13
FPGA设计心得(13)aurora的线速率及其用户时钟之间的关系?

👉长话短说 👉aurora的用户时钟频率是多少? 👉aurora的用户时钟的来源? 👉总结 长话短说 由于工作很忙,所以一直没有时间来胡乱写写,需要注意的是文章内容不涉及任何秘密,纯粹来...

2020/10/18 08:38
173

没有更多内容

加载失败,请刷新页面

返回顶部
顶部