加载中
IC技术圈期刊 2020年 第07期

本期文章目录 【集创赛】基于arm处理器的SOC设计【1】 #SOC设计 #arm #FPGA 点击阅读 数字积木 【集创赛】基于arm处理器的SOC设计【2】 #SOC设计 #arm #FPGA 点击阅读 数字积木 肝了2w字长文...

完了!CPU一味求快出事儿了!

自我介绍 我叫阿Q,是CPU一号车间里的员工,我所在的这个CPU足足有8个核,就有8个车间,干起活来杠杠滴。 我所在的一号车间里,除了负责执行指令的我,还有负责取指令的小A,负责分析指令的小...

2020/07/20 22:53
41
PCIe例程理解(一)用户逻辑模块(接收)仿真分析

前言 本文从例子程序细节上(语法层面)去理解PCIe对于事物层数据的接收及解析。参考数据手册:PG054;例子程序有Vivado生成; 为什么将这个内容写出来? 通过写博客,可以检验自己理解了这个...

sop
2020/08/30 23:44
95
太慢不能忍!CPU又拿硬盘和网卡开刀了!

帮轩辕点个星标★不迷路 总线技术 我是CPU一号车间的阿Q,最近为了一件事儿搞得我挺烦的。 当初我们CPU工厂刚刚来到主板上建厂时,那时候主板上的单位还不多,跟我们打交道最多的就是内存那家...

2020/07/27 22:54
26
FPGA基础知识极简教程(6)UART通信与移位寄存器的应用

写在前面 正文 关于UART的介绍 UART通信过程 UART、RS232以及TTL之间的关系 UART的使用场合 有关UART的总结 UART的Verilog实现 UART和移位寄存器之间的关系? 参考资料 交个朋友 写在前面 相...

2020/06/15 01:52
15
FPGA基础知识极简教程(10)二进制到BCD转换算法

写在前面 正文 快速认识 实现方式一 实现方式二 写在最后 写在前面 FPGA基础知识极简教程(9)[1]讲到了七段数码管的显示Verilog设计,我们都知道,要在数码管上显示的数字,使用BCD编码是具...

2020/06/25 01:44
0
FPGA基础知识极简教程(7)详解亚稳态与跨时钟域传输

写在前面 正文 FPGA或ASIC中的传播延迟 建立和保持时间是什么? 建立和保持时间与传播延迟和时钟频率有何关系? 如果违反建立和保持时间会发生什么? FPGA中的亚稳定是什么? 亚稳态何时会导...

2020/06/18 00:49
41
有重叠与无重叠序列之序列检测与序列产生

序列检测与序列产生是一对对称的设计,就像有微分就有积分一样。 序列检测分为有重叠检测和无重叠检测; 例如检测序列1101011,我们给出输入:110101101011,如果是无重叠检测,则只能检测到...

2019/10/05 21:54
144
FPGA基础知识极简教程(1)从布尔代数到触发器

再 写在前面 正文 初学者数字设计 什么是FPGA?什么是ASIC? 数字设计师如何使用布尔代数? 使用查找表(LUT)在FPGA内部执行布尔代数 触发器如何在FPGA中工作? 参考资料 交个朋友 写在前面...

2020/06/09 07:10
10
Verilog设计实例(6)详解移位寄存器

写在前面 正文 左移位寄存器 右移位寄存器 串行输入并行输出移位寄存器 并行输入串行输出移位寄存器 参考资料 交个朋友 写在前面 个人微信公众号:FPGA LAB 个人博客首页 [1] 注:学习交流使...

IC基础知识(1)集成电路(IC)简介

什么是集成电路? IC中有什么? IC封装类型 结论 写在前面 在最前面还是分享下一个英文网站吧,挺不错的教程网站,觉得一些知识讲解的还算吸引人,为了阅读起来没那么障碍,这里翻译一些感兴...

2020/05/31 09:22
91
有关遗传算法的一个简单入门的例子(java语言实现)

遗传算法的java语言实现 摘要:本报告提出了一个能体现遗传算法原理的例子,并侧重于java语言的编程实现,结果较好地完成了算法的要求。基因遗传算法是一种灵感源于达尔文自然进化理论的启发...

2017/11/23 20:47
1
用单链表构建学生信息管理系统(一)

/* 2017年10月19日19:23:29 目的:自己去编写一个单链表并且对其进行打印、查找、插入、删除等 一些列操作。 */ #include<stdio.h> #include<stdlib.h> #include<string.h> #define LEN siz...

2017/10/20 20:34
62
FPGA时序约束理论篇之时序路径与时序模型

时序路径   典型的时序路径有4类,如下图所示,这4类路径可分为片间路径(标记①和标记③)和片内路径(标记②和标记④)。   对于所有的时序路径,我们都要明确其起点和终点,这4类时序路...

2020/07/28 23:31
91
FPGA设计心得(12)如何正确使用 in_system_ibert ?

👉in_system_ibert IP定制要点 👉串行收发器的位置 👉如何例化in_system_ibert? 👉结尾 in_system_ibert IP定制要点 串行收发器的位置 在ISI定制中,需要选择所使用的串行收发器的位...

2020/09/21 23:51
47
高速串行总线设计基础(三)SERDES的通用结构介绍

前言 SERDES的基本构造 SERDES的通用框图 市场上的SERDES或Transceiver展示 往期回顾 参考文章 前言 上一篇文档,介绍了MGTs,我们知道它的一个别名为SERDES,就是如此,这篇文章我们来谈一下...

2020/12/23 00:39
27
PCIe例程理解(一)用户逻辑模块(接收)仿真分析

前言 本文从例子程序细节上(语法层面)去理解PCIe对于事物层数据的接收及解析。 参考数据手册:PG054; 例子程序有Vivado生成; 为什么将这个内容写出来? 通过写博客,可以检验自己理解了这...

2020/08/30 23:58
0
高速串行总线设计基础(五)揭秘SERDES高速面纱之多相数据提取电路与线路编码方案

文章目录 前言 多相数据提取电路 线路编码方案 8B/10B编解码 运行差异(Running Disparity) 控制字符 Comma 检测 加扰技术 参考文献 前言 SERDES可以工作在多吉比特的速率,同样作为串行总线...

2020/12/24 00:35
0
Vivado IP核的综合模式:Global以及Out of context的区别理解

提出问题 从接触FPGA生成第一个IP核开始,就遇到一个选择的问题,定制完成IP核后,最有一页会有一个选择综合模式的问题,有两个选择,一个是Global,另一个是Out of Context,是什么意思呢?...

2020/08/29 17:21
0
微软拼音输入法不显示选字栏怎么办?

文章目录 前言 解决办法 前言 微软拼音自然干净整洁无广告,这是让使用者青睐的地方,但是使用过程中也会遇到这样那样的问题,例如之前的: 如何解决微软拼音不能打出中文标点的问题? 今天重...

2020/07/19 15:25
0

没有更多内容

加载失败,请刷新页面

返回顶部
顶部