加载中
VS Code关联vivado并安装Verilog插件

前言 VS Code可谓是完美的Verilog编辑器,免费使用,关联方便。 安装软件 安装VS Code: VS Code是一个免费使用的软件,不需要破解,地址:VS CODE 插件安装 安装之后,安装Verilog插件,十分...

2020/08/21 10:14
0
Vs code如何快速生成Verilog例化模板

问题描述 用过很多种编辑器,Vs code对与Verilog的语法支持,以及Vivado关联都是目前我最满意的。 也是我用过安装插件最方便的一款软件,最关键的是它不需要破解,直接在官网下载正版,安装即...

2020/08/30 01:27
0
关于条件编译应用的小例子

条件编译指令主要用于决定程序中哪些代码可以编译,哪些不被编译。条件编译中常用的命令有:1、 #if #else 和 #endif 编译命令组;2、#ifdef #undef 和 #endif 编译命令组; 3、#ifndef #de...

2017/10/23 08:00
38
关于栈的简单应用的小例子

栈是一种只允许在一端进行插入和删除操作的线性表。在栈中,进行操作的一端叫做栈顶,相应地,另一端称为栈底。 下面举一个简单的实例去理解对栈的操作:从键盘上输入一组数,然后按相反的顺...

2017/10/21 08:00
47
排序算法(更新ing)(C语言实现)(认真的不像实力派)

为什么要总结排序算法: 由于时而要用到排序的思想,这里慢慢总结吧,以前也看的不少,但是荒废久了,也就忘得差不多了,这里贴出供需要的人看吧。互联网虽好,但有时候资源良莠不齐,看的也...

2018/06/04 17:22
0
用 C 实现冒泡排序

原理: 以 6 个数为例: 对 4 56 25 13 8 6 进行冒泡排序(1 与 2、 2 与3 、 3 与4 、4 与 5 、 5 与 6 比较, 即依次比较) 第一轮: No.1:56 4 25 13 8 6 No.2:56 25 4 13 8 6 No.3:5...

2017/10/27 19:42
32
银行卡信息录入系统(一)之 宏定义的应用

目的: 设计一套代码,将结构体声明放在自定义头文件中,在主程序中实现对800到801个人的信息录入,并将最后一个录入的人员信息打印出来。人员信息包括卡主姓名、性别、卡号、身份证号、余额...

2017/10/22 19:08
37
【FPGA】Buffer专题介绍(一)

目录 背景 BUFG BUFGCE BUFGCE_1 BUFGMUX and BUFGMUX_1 BUFGP BUFH BUFIO2 BUFIO2FB 背景 在数据手册 Spartan-6 Libraries Guide for HDL Designs中看到了有关buffer的一些介绍,这里就根据...

2018/08/10 16:11
0
探秘早期的FPGA内部构造

早期的FPGA结构介绍: FPGA(field-programmable gate array),即现场可编程门阵列。它与其他集成电路的不同之处在于它的可编程特性。 下面对早期FPGA构造的介绍来自于:探秘FPGA内部结构,...

2018/08/05 17:52
0
用单链表构建学生信息管理系统(一)

/* 2017年10月19日19:23:29 目的:自己去编写一个单链表并且对其进行打印、查找、插入、删除等 一些列操作。 */ #include<stdio.h> #include<stdlib.h> #include<string.h> #define LEN siz...

2017/10/20 20:34
62
【 MATLAB 】MATLAB帮助文档中对 MP 算法以及 OMP 算法的讲解(英文版)

目录 Matching Pursuit Algorithms Redundant Dictionaries and Sparsity Nonlinear Approximation in Dictionaries Basic Matching Pursuit Orthogonal Matching Pursuit Matching Pursuit ...

2018/10/18 22:55
0
SPI 2 - A simple implementation

ARM processor To get an opportunity to test our newly acquired SPI knowledge, we use a Saxo-L board. It has an ARM7 processor (LPC2138) and a Cyclone FPGA (EP1C3), connected by ...

2019/05/09 09:56
0
【FPGA】Buffer专题介绍(三)

目录 背景 IOBUF IOBUFDS OBUF OBUFDS OBUFT OBUFTDS 背景 首先给出这个专题的第一个地址:【FPGA】Buffer专题介绍(一) 第二篇的地址:【FPGA】Buffer专题介绍(二) 好了,正式进入主题:...

2018/08/10 17:23
0
Verilog 中的 ^ 的用法

复习函数和任务中总遇到^,让我疑惑, cal_parity = ^address; 这个不是异或吗?怎么可以这么用呢? 难道意思是:cal_parity = cal_parity ^ address(类似于C语言),事实还真不是! 这里就...

2019/05/04 15:07
0
【 Notes 】WLPS Preliminary Introduction

wireless local positioning systems ( WLPSs ) WLPS is a hybrid TOA and DOA positioning method. Based on the classification discussed in Figure 1.1 , it can also be considered as ...

2018/11/15 11:16
0
Xilinx® 7 series FPGAs Overview

Xilinx® 7 series FPGAs comprise four FPGA families: Spartan®-7 Family Artix®-7 Family Kintex®-7 Family Virtex®-7 Family Summary of 7 Series FPGA Features: Advanced high-pe...

2018/08/07 20:03
0
【 Verilog 】always@()的敏感源中为什么不能双边沿触发?为什么不能双时钟触发?

最近用Verilog HDL设计了一个小电路,一个3分频的电路,用的是我刚接触FPGA时,别人告诉我的思路,没想到今天才发现有大问题? 如下: module Freq_divide( input clk, input rst_n, output...

2019/05/15 15:47
0
Xinlinx 7系列 FPGA 总览

本文转载自:Xinlinx 7系列FPGA概览 转载说明:关于7系列FPGA的认识,这篇文章写的还是比较好的,虽说数据手册上都有,但是不是每个人都有功夫去看的,这样看起来,这篇博文就很有意义,对7...

2019/03/25 11:13
0
FastStone Capture不止于完美截图体验

文章目录 FastStone Capture介绍 FastStone Capture下载 FastStone Capture注册 FastStone Capture快捷键设置 FastStone Capture介绍 原本以为仅仅是一个功能齐全的截图软件,提供了丰富的截...

2020/09/18 16:00
0
【 Vivado 】通过IP Integrator进行设计示例

本文采用Vivado2014.4来完成一个二进制转格雷码的IP的设计与封装。 格雷码的编码原理: 实验步骤: 打开Vivado,创建名为Gray_Code_converter的工程,创建原理图,添加IP,进行原理图设计。 ...

2019/01/06 21:37
0

没有更多内容

加载失败,请刷新页面

返回顶部
顶部