加载中
FPGA计数器笔记1

今天在fpga4fun上看到计数器文章,觉得不错,看了一半决定做个实验,特地把实验步骤记录下来。 例如需求如下: 每计1024的脉冲输出1个脉冲,verilog代码如下: module cnt1_test( sys_reset_...

2021/07/21 17:50
152
PicoRV32 笔记 04

PicoRV32 是一款RISC-V指令的实现的软核CPU。 PicoRV32实现指令rdcycle,rdcycleh,用于读取时钟计数,当使能ENABLE_COUNTERS和ENABLE_COUNTERS64,此指令便有效。 PicoRV32内部实现64bit的计数...

PicoRV32 笔记 03

PicoRV32支持的指令。 RV32I指令共有47条,如下表 RV32I指令 bit31 -bit25 bit24 - bit20 bit19 - bit15 bit14 - bit12 bit11 - bit7 bit6 - bit0 指令类型 指令名称 PicoRV32 立即数[31:12]...

PicoRV32 笔记 01

PicoRV32是一个RISC-V的IMC实现,可以配置为RV32E,RV32I, RV32IM,RV32IMC,并包含一个内置的中断控制器。 PicoRV32是一个开源的RISC-V的软核,他遵循ISC的许可证,ISC许可证类似于MIT许可证 ...

FIR滤波器笔记

今天在b站上看了一个讲FIR滤波器视屏,觉得很不错。做一个笔记。 一直以来,我想把FIR滤波器搞懂,反复学习还是没有任何进展,一来所需数学功底较深,二来没有持续研究,遗忘太多,前后所学知...

2021/09/19 21:25
281
vim 的ultisnips笔记

1.在使用vim的snippet插件ultisnips。 自定义代码片段,对于代码片段展开,展开时可以执行一段python代码。 支持3种类型的操作 Pre-expand :当触发键匹配,代码片段还未展开时刻调用 Post-e...

2021/08/26 16:33
662
运放电路笔记

运放电路笔记 对于上图运放电路,按理想运放 经过R1的电流为0 运放负端Vn = Vp = V1 假设经过R2的电流为I2,则 则Vout为 带入已知量 最终 假设V2 =0,电路则变成下列形式 上述电路即为一个同相...

2021/08/21 17:05
67
RISC-V 指令格式

1.在RISC-V的ISA中,由4种核心指令格式,分别是R类,I类,S类,U类。 所有指令都是32位长度; 所有指令RS1和RS2都是源寄存器,RD是目的寄存器; R类: bit 31:25: 功能码,7bit bit24:20:R...

linux 下modelsim字太小问题

之前在Linux mint下使用 modelsim ase版本,字体太小,没有解决。今天安装又遇到这个问题。在网上查找资料,问题解决,做一个记录。 没有解决之前 源代码窗口字体太小 网上说,可以使用 ctrl...

2020/09/09 14:49
4.2K
veriwell仿真,内置函数学习

1.学习内置函数编写方法。 verisys.cc文件内如下内容 s_tfcell verisystfs[] = { /*** Template for an entry: { usertask|userfunction, data, checktf(), sizetf(), calltf(), misctf(), ...

veriwell 仿真器编译

1.为了方便修改verilog仿真,发现veriwell开源软件 在linux 32位下编译 ./configure make make install DESTDIR=... 2.便于二次开发,只抽取安装文件中,中 acc_user.h libveriwell.a veriu...

没有更多内容

加载失败,请刷新页面

返回顶部
顶部