硬件工程师笔试题【2】

原创
05/06 00:00
阅读数 212


1、电阻R和电容C串联,输入电压为RC之间的电压,输出电压分别为C上电压和R上电压,求这两种电路输出电压的频谱,判断这两种电路何为高通滤波器,何为低通滤波器。当 RC<<T 时,给出输入电压波形图,绘制两种电路 的输出波形图。

答:当输出电压为C上电压时:电路的频率响应为

 

从电路的频率响应不难看出输出电压加在C上的为低通滤波器,输出电压加在R上的为高通滤波器,RC<<T说明信号的频率远远小于滤波器的中心频率,所以对于第二个电路基本上无输出,第一个电路的输出波形与输入波形基本相同。

2、选择电阻时要考虑什么?

主要考虑电阻的封装、功率、精度、阻值和耐压值等。

3、在CMOS电路中,要有一个单管作为开关管精确传递模拟低电平,这个单管你会用P管还是N管,为什么

答:用 N 管。N 管传递低电平,P 管传递高电平。N 管的阈值电压为正,P 管的阈值电压为负。在 N 管栅极加VDD,在漏极加VDD,那么源级的输出电压范围为0VDD-Vth,因为 N 管的导通条件是 Vgs>Vth,当输出到达 VDD-Vth 时管子已经关断了。所以当栅压为VDD时,源级的最高输出电压只能为 VDD-Vth。这叫阈值损失。N 管的输出要比栅压损失一个阈值电压。因此不宜用 N 管传输高电平。P 管的输出也会比栅压损失一个阈值。同理栅压为0时,P 管 源级的输出电压范围为VDD到|Vth|,因此不宜用P管传递低电平。

4DAC ADC 的实现各有哪些方法?

实现 DAC 转换的方法有:权电阻网络 D/A 转换,倒梯形网络 D/A 转换, 权电流网络 D/A 转换、权电容网络 D/A 转换以及开关树形 D/A 转换等。

实现 ADC 转换的方法有:并联比较型 A/D 转换,反馈比较型 A/D 转换,双 积分型 A/D 转换和 V-F 变换型 A/D 转换。

5A/D 电路组成、工作原理

A/D 电路由取样、量化和编码三部分组成,由于模拟信号在时间上是连续信 号而数字信号在时间上是离散信号,因此 A/D 转换的第一步就是要按照奈奎斯 特采样定律对模拟信号进行采样。又由于数字信号在数值上也是不连续的,也就 是说数字信号的取值只有有限个数值,因此需要对采样后的数据尽量量化,使其 量化到有效电平上,编码就是对量化后的数值进行多进制到二进制二进制的转换。

6、为什么一个标准的倒相器中 P 管的宽长比要比 N 管的宽长比大?

和载流子有关,P 管是空穴导电,N 管电子导电,电子的迁移率大于空穴,同样的电场下,N 管的电流大于 P 管,因此要增大 P 管的宽长比,使之对称, 这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电和放电是时间相等

7、锁相环有哪几部分组成?

锁相环路是一种反馈控制电路,简称锁相环(PLL)锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现 输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率相等时,输出电压与输入电压保持固定的相位差值,即输出电压与输入电压的相位被锁住,这就是锁相环名称的由来锁相环通常由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部 分组成。锁相环中的鉴相器又称为相位比较器,它的作用是检测输入信号和输出 信号的相位差,并将检测出的相位差信号转换成电压信号输出,该信号经低通滤 波器滤波后形成压控振荡器的控制电压,对振荡器输出信号的频率实施控制。

8、用逻辑门和 COMS 电路实现 AB+CD

这里使用与非门实现:

(a) 用逻辑门实现

(b) CMOS 电路组成的与非门

(a)给出了用与非门实现 AB+CD,图(b)给出了用 CMOS 电路组成的与非门,将图(b)代入图(a)即可得到用 CMOS 电路实现 AB+CD 的电路。

9、用一个二选一 mux 和一个 inv 实现异或

假设输入信号为 AB,输出信号为 Y=AB+AB’。则用一个二选一 mux和一个 inv 实现异或的电路如下图所示:

10、给了 reg Setup Hold 时间,求中间组合逻辑的 Delay 范围

假设时钟周期为Tclk  reg Setup Hold 时间分别记为 Setup Hold。则有:

 

11、如何解决亚稳态

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当 一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在亚稳态期间,触发器输出一些中间级电平,或 者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器 级联式传播下去。解决方法主要有:(1)降低系统时钟;(2)用反应更快的 FF(3)引入同步机制,防止亚稳态传播;(4)改善时钟质量,用边沿变化快速的时钟信号;(5)使用工艺好、时钟周期裕量大的器件

12、集成电路前端设计流程,写出相关的工具。

集成电路的前端设计主要是指设计 IC 过程的逻辑设计、功能仿真,而后端设计则是指设计 IC 过程中的版图设计、制板流片。前端设计主要负责逻辑实现,通常是使用 verilog/VHDL 之类语言,进行行为级的描述。而后端设计,主要负责将前端的 设计变成真正的 schematic&layout,流片,量产。

集成电路前端设计流程可以分为以下几个步骤:(1)设计说明书;(2)行为级 描述及仿真;(3)RTL 级描述及仿真;(4)前端功能仿真。

硬件语言输入工具有 SUMMITVISUALHDLMENTOR RENIOR 等;图形输入工具有: Composer(cadence)Viewlogic (viewdraw)等;

数字电路仿真工具有:VerologCADENCEVerolig-XLSYNOPSYSVCSMENTORModle-sim

VHDLCADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim

模拟电路仿真工具: HSpice Pspice

13、是否接触过自动布局布线,请说出一两种工具软件,自动布局布线需要哪些基本元素

Protel99se  ORcad  Allegro Pads2007  powerpcb  焊盘 阻焊层 丝印层  互联线  注意模拟和数字分区域放置  敏感元件应尽量避免噪声干扰 信号完整性 电源去耦

14、描述你对集成电路工艺的认识

集成电路是采用半导体制作工艺,在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件,并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。

(一)按功能结构分类

模拟集成电路和数字集成电路

(二)按制作工艺分类

厚膜集成电路和薄膜集成电路。

(三)按集成度高低分类

小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路

(四)按导电类型不同分类

双极型集成电路和单极型集成电路。

双极型集成电路的制作工艺复杂,功耗较大,代表集成电路有TTLECLHTLLST-TLSTTL等类型

单极型集成电路的制作工艺简单,功耗也较低,易于制成大规模集成电路,代表集成电路有CMOSNMOSPMOS等类型

15、列举几种集成电路典型工艺,工艺上常提到0.25,0.18指的是什么

制造工艺:我们经常说的0.18微米、0.13微米制程,就是指制造工艺了。制造工艺直接关系到cpu的电气性能,而0.18微米、0.13微米这个尺度就是指的是cpu核心中线路的宽度,MOS管是指栅长。

16、描述CMOS电路中闩锁效应产生的过程及最后的结果

Latch-up 闩锁效应,又称寄生PNPN效应或可控硅整流器( SCR, Silicon Controlled Rectifier )效应。在整体硅的CMOS管下,不同极性搀杂的区域间都会构成P-N结,而两个靠近的反方向的P-N结就构成了一个双极型的晶体三极管。因此CMOS管的下面会构成多个三极管,这些三极管自身就可能构成一个电路。这就是MOS管的寄生三极管效应。如果电路偶尔中出现了能够使三极管开通的条件,这个寄生的电路就会极大的影响正常电路的运作,会使原本的MOS电路承受比正常工作大得多的电流,可能使电路迅速的烧毁。Latch-up状态下器件在电源与地之间形成短路,造成大电流、EOS(电过载)和器件损坏。

17、什么叫窄沟效应

JFETMESFET沟道较短,<1um的情况下,这样的器件沟道内电场很高,载流子民饱合速度通过沟道,因而器件的工作速度得以提高,载流子漂移速度,通常用分段来描述,认为电场小于某一临界电场时,漂移速度与近似与电场强成正比,迁移率是常数,当电场高于临界时,速度饱和是常数。所以在短沟道中,速度是饱和的,漏极电流方程也发生了变化,这种由有况下饱和电流不是由于沟道夹断引起的而是由于速度饱和


18、画状态机,接受 125 分钱的卖报机,每份报纸 5 分钱。

取投币信号为输入逻辑变量,投入一枚 5 分硬币是用 A=1 表示,未投入时用 A=0 表示;投入一枚 2 分硬币是用 B=1 表示,未投入时用 B=0 表示;投入 一枚 1 分硬币是用 C=1 表示,未投入时用 C=0 表示。由于每次最多只能投入一 枚硬币,因此除了 ABC=000ABC=001ABC=010  ABC=100 四种状态为 合法状态,其它四种状态为非法状态。假设投入 3 2 分硬币或者投入 4 1 分硬币和 1 2 分硬币后,卖报机在给出报纸的同时会找会 1 1 分硬币。这是 输出变量有两个,分别用 Y Z 表示。给出报纸时 Y=1,不给时 Y=0;找回 1 1 分硬币时 Z=1,不找时 Z=0。同时假定未投币时卖报机的初始状态为 S0, 从开始到当前时刻共投入的硬币面值为 1 分记为 S1,为 2 分时记为 S2,为 3 分 记为 S3,为 4 分时记为 S4

由上面的分析可以画出该状态机的状态转换表,如下表所示(方便起见,这里 给出输入变量为非法状态时的转换表)

 

状态图如下所示


 

-END-

往期精彩回顾

  • 校招笔试题合集

数字IC设计经典笔试题之【FPGA基础】

数字IC设计经典笔试题之【verilog篇】

数字IC设计经典笔试题之【IC设计基础】

硬件工程师面试题【1】

  • FPGA合集

跨时钟域处理3大方法

FPGA信号截位策略

FPGA中的亚稳态

  • 行业动态合集

【思考】数字IC设计工程师的发展前景如何

  中国芯片设计企业与薪资榜单

  • 雷达信号处理合集

雷达信号处理基础之【相参积累处理】

雷达信号处理基础之【恒虚警处理】


长按识别图中二维码 一键关注 

觉得好看,请点这里↓↓↓

本文分享自微信公众号 - 数字ICer(Studying_Times)。
如有侵权,请联系 support@oschina.cn 删除。
本文参与“OSC源创计划”,欢迎正在阅读的你也加入,一起分享。

展开阅读全文
打赏
0
0 收藏
分享
加载中
更多评论
打赏
0 评论
0 收藏
0
分享
返回顶部
顶部